Цифровая система СДЦ

Расчеты и моделирование показывают, что вобуляция периода повторения приводит к уменьшению провалов скоростной характеристики нерекурсивных фильтров, однако, при этом происходит сужение полосы задерживания фильтра при одновременном расширении и искажении спектра помех. Значит, эффективность СДЦ снижается.
Единственной причиной, по которой происходит рост эффективности систем СДЦ, является изменение спектрально-корреляционных свойств сигнала и помехи в результате вобуляции периода повторения .
С учетом потерь Пвоб величина коэффициента подпомеховой видимости составит = - Пвоб = 30,5 – 3,0 = 27,5 дБ , что удовлетворяет техническому заданию. Полученная величина = 27,5 дБ соответствует величине = + gпор = 27,5 + 9,5 = 37 дБ.
Следовательно, по формуле

= Кш+ (4.2.20)

где Кш = 7,8дБ (6раз) – коэффициент передачи шума для ЧПВ–2, = 44,8 дБ.
Отметим, что величина КУmax была рассчитана по формуле (5.2.5) с учетом влияния вращения антенны на ширину спектра пассивной помехи, которое является основным фактором в условиях узкополосной помехи, характерной для λ = 0,3м . При наличии у пассивной помехи скорости, отличной от нуля (имеется в виду радиальная скорость) может произойти существенное снижение эффективности системы СДЦ. В этом случае коэффициент улучшения можно рассчитать по формуле .

КУ = λ4128π4(+ ), (4.2.21)

uде Gv – среднеквадратичное отклонение скоростей рассеивающих элементов, равное в соответствии с для гауссовской аппроксимации ДНА
Gv = 0,265Fпn-1 λ /2 (4.2.22)

а Uп – скорость помехи (скорость перемещения метеообразований).

Расчет по (4.2.21 и 4.2.22) дает следующие величины:
Uп = 5м/с , КУ = 30,1 дБ
Uп = 10м/с , КУ = 18 дБ
Uп = 15м/с , КУ = 11 дБ

Очевидно, что при Uп = 15м/с , Кпв = 2 дБ без учета прочих снижающих эффективность факторов, причем величина коэффициента подавления пассивной помехи остается высокой.
Следовательно, в состав устройства ЦСДЦ необходимо включить устройство подавления метеопомех.
В арифметическом устройстве ЦРГФ в процессе обработки сигналов будут присутствовать операции сложения и вычитания. Для выполнения таких операций наиболее удобными являются обратный и дополнительный коды. Однако, учитывая, что для образования дополнительного кода отрицательного числа в его младший разряд необходимо добавлять единицу (после инвертирования разрядов), выбран обратный код. Таким образом, с выхода АЦП на вход ЦРГФ должны поступать десятиразрядные двоичные числа, 1разряд – знак числа. Запятая – фиксированная.








| H(Fд) |2, дБ





























200 400 600 800 1000 1200 1400 1600 1800 2000 2200 2400 2600 2800 3000






Рис. 4.2.1. Скоростная характеристика системы ЦСДЦ.





4.3 Функциональная схема ЦРГФ.

Структуру, изображенную на рис. 4.3.1 можно реализовать различными способами. Приоритетной была бы реализация на микропроцессоре. Они обладают большими вычислительными возможностями, позволяют при обработке сигналов использовать многие квазиоптимальные алгоритмы, ранее отвергаемые из-за сложности и громоздкости аппаратуры. Программируемость МПК позволяет создавать системы с адаптацией к внешним сигналам и оптимизацией используемых алгоритмов.
Основным ограничивающим фактором использования МПК на этапе внутрипериодной обработки сигналов остается их недостаточное быстродействие. Поэтому в настоящее время МПК используются пока на этапах межпериодной обработки сигналов. Действительно, выполнение операции суммирования на МПК серии К589 занимает приблизительно 1мкс , а в проектируемом устройстве за τi =1,2мкс необходимо только сложение выполнить трижды. Поэтому, в настоящее время, подобные устройства выполняются по «сложной логике», за исключением ряда устройств, реализованных за рубежом, с применением специализированных процессоров. В период реализации любого дискретного цифрового устройства в состав операционного автомата (в данном случае это ЦРГФ), управляемого устройством управления входят главным образом типовые функциональные узлы: регистры, счетчики, сумматоры, дешифраторы, АЛУ, блоки памяти, схемы пересылки данных и т.п..
В пределах периода дискретизации tд входной последовательности все эти устройства срабатывают неоднократно. Учитывая ограниченное время, отпускаемое на обработку каждой выборки, в течении периода дискретизации, необходимо распараллеливать процессы, но в разумных пределах. Задержка входной последовательности на несколько периодов дискретизации устраняется соответствующей задержкой начала запуска развертки на индикаторе РЛС. Поэтому, главное, чтобы время обработки одной выборки по конкретному алгоритму не превышало времени периода дискретизации. После анализа временных возможностей существующих ИМС ТТЛ и ТТЛШ серий, выбрана тактовая последовательность с частотой fm = 15мГц и с периодом Тт =66нс. Такой выбор не случаен:
Величина 100Тт = 6,6мкс, равна периоду повторения импульсов 1км меток дальности, а величина 15Тт = 1мкс согласована с периодом дискретизации tд = 2мкс, используемым при совместной обработке сигналов амплитудного и фазового каналов РЛС.
Разработанная функциональная схема ЦРГФ изображена на рис. 4.3.1.
Входные данные в виде десятиразрядных слов (цифровых) поступают в устройство с выхода фазового детектора. Необходимость запоминания каждого отсчета соответственно на период и на два периода диктует необходимость использования запоминающих устройств. Можно использовать ЗУ на сдвигающих регистрах, но большой объем памяти вынуждает использовать ЗУ с произвольной записью и выборкой информации, адресные ЗУ, хотя это и усложняет организацию управления.
Необходимая емкость ЗУ обусловлена рабочей дальностью зоны СДЦ и разрядностью представляемых данных. При длительности периода tд = 1мкс необходимое число дискретов дальности определится как L = 2Rсдц / Ltд =667. Организация памяти в ЗУ должна иметь форму L ∙ m, т.е. 667х10.
Входная информация Zi-1 отсчета, задержанная на время tз = tд за счет конечного быстродействия АЦП с временем преобразования tпрб ≤ 0,9мкс (например К 1108ПВ1), с началом первого такта (i+1) отсчета поступает на вход устройства. Через мультиплексор, скоммутированный в этот момент на шину входных данных, информация поступает на арифметико-логическое устройство АЛУ. Разрядность мультиплексора равна 12. Входные данные поступают по десятиразрядной шине следующим образом: разряды модуля с 1 по 9 соответственно на 9 первых разрядов мультиплексора; знаковый разряд – на старший, двенадцатый разряд мультиплексора; на оставшиеся два разряда (10 и 11) также подается знаковый разряд, что соответствует представлению двоичного числа в обратном коде.
Разрядность АЛУ выбрана равной 12. Необходимость этого вытекает из величины коэффициентов ηо; η1; η2 . Принципиально возможно сложение четырех максимально возможных десятиразрядных двоичных чисел, что равносильно умножению такого числа на 4, или, учитывая основание двоичной системы счисления, сдвигу двоичного числа на два разряда влево.
Во избежание переполнения разрядной сетки и потери знака числа введены дополнительные два разряда.
На второй вход двенадцатиразрядного АЛУ поступает обработанная в предшествующем цикле информация из буферного оперативного запоминающего устройства, БОЗУ–2. Информация обрабатывается в соответствии с алгоритмом:


= ∙ (4.3.1)

где, надстрочный индекс показывает номер периода, а подстрочный – номер дискрета дальности. АЛУ с первого по третий такты выполняет операцию А+В, что соответствует:

= (4.3.2)

где, - отсчет после фильтрации в обратном коде.

Для ускорения операций, выполняемых АЛУ, АЛУ работает совместно со схемой ускоренного переноса – СУП. Одновременно с началом первого такта, на ОЗУ-1 подается код адреса для выборки отсчета
на два такта (133,3нс) на это же устройство подается команда разрешения считывания информации, которая через шинный формирователь ШФ-1 с задержкой, обусловленной конечным быстродействием, начинает поступать в БОЗУ-1. С начала третьего такта начинается запись результата, полученного в АЛУ в буферное оперативное запоминающее устройство БОЗУ-2 по первому адресу.
Особенностью ИМС, используемых для БОЗУ-1 и БОЗУ-2 является возможность одновременно и независимо записывать в память одно слово и считывать из неё другое. С началом четвертого такта заканчивается работа АЛУ, запись результата в БОЗУ-2, считывание из этого устройства, начинается запись по первому адресу в буферное оперативное запоминающее устройство БОЗУ-1. Одновременно на оперативное запоминающее устройство ОЗУ-2 поступает адресный код для выборки отсчета .
С началом пятого такта заканчивается работа оперативного запоминающего устройства ОЗУ-1, выходы шинного формирователя ШФ-1 переходят в третье (Z)состояние, заканчивается запись в буферное оперативное запоминающее устройство БОЗУ-1. Одновременно начинается выборка первого слова из БОЗУ-1 через мультиплексор М-1 на вход арифметико-логического устройства АЛУ, которое выполняет арифметическую операцию А+А, что равносильно умножению Операция длится три такта, что обусловлено быстродействием арифметико-логического устройства АЛУ.
С началом шестого такта поступает разрешение выборки слова из оперативного запоминающего устройства ОЗУ-2 и одновременно подается код адреса (i-1) на оперативное запоминающее устройство ОЗУ-1.
С началом седьмого такта начинается запись слова из оперативного запоминающего устройства ОЗУ-2, поступающего через шинный формирователь ШФ-3, в буферное оперативное запоминающего устройства БОЗУ-1 по второму адресу. Одновременно начинается запись результата, полученного в АЛУ: результат записывается по второму адресу. С началом восьмого такта заканчивается работа АЛУ, запись в буферные оперативные запоминающие устройства БОЗУ-1 и БОЗУ-2, выборка из оперативного запоминающего устройства ОЗУ-2. На ОЗУ-1 поступает разрешение записи слова , поступающего из фазового детектора через шинный формирователь ШФ-1 по адресу (i-1). Запись длится два такта.
С началом девятого такта выборка начинается из буферных оперативных запоминающих устройств БОЗУ-1 и БОЗУ-2 соответственно, слов и по вторым адресам, которые поступают в арифметико-логическое устройство АЛУ, выполняющее арифметическую операцию А + . Это соответствует получению результата:

= - (4.3.3)

С началом девятого такта заканчивается запись в ОЗУ-1.














































 С началом одиннадцатого такта подается адресный код i на ОЗУ-1 и начинается запись результата операции из АЛУ в БОЗУ-2 по третьему адресу. Одновременно на оперативное запоминающее устройство ОЗУ-1 поступает адресный код i, подготавливая его к выборке слова для перезаписи в оперативное запоминающее устройство ОЗУ-2, адрес которого был выбран с началом шестого такта. С началом двенадцатого такта заканчивается выборка слов из буферных оперативных запоминающих устройств БОЗУ-1 и БОЗУ-2, запись в БОЗУ- 2 результата арифметической операции и работа арифметико-логического устройства АЛУ.
С началом тринадцатого такта начинается перезапись слова по сигналу разрешения выборки через шинный формирователь ШФ-2, из оперативного запоминающего устройства ОЗУ-2, по адресу i с подачей в тот же момент разрешения записи. Цикл перезаписи длится два такта.
В АЛУ с началом тринадцатого такта начинается выполнение одной из двух логических операций, В или . Для этого с началом тринадцатого такта происходит выборка первого слова из буферного оперативного запоминающего устройства БОЗУ-2 (по первому адресу), которое представляет собой готовый результат (i-1) дискрета дальности, но в обратном коде. Для выполнения операции «по модулю» используются возможности АЛУ выполнять и логические операции. Для выбора операции В или используется логическая схема DD и мультиплексор М-2, который с началом двенадцатого такта коммутирует 4-х разрядную шину управления режимом работы арифметико-логического устройства на выход логической схемы DD. Выбором режима управляет знаковый разряд числа, т.к. коды операций «В» и «» для АЛУ ИМС серий ТТЛ и КМОП сопоставимы как прямой и обратный коды числа. Так, для операции «В» код операции 1010, а для «» соответственно 0101. Работа логики проста и на требует пояснений. Результат логической операции (модуль слова) Zi-1 записывается в регистр памяти – РП, с началом четырнадцатого такта и продолжается в течении одного такта.
С началом пятнадцатого такта заканчивается работа всех функциональных устройств, входящих в состав ЦРГФ, и он готов к приему следующего отсчета дискрета дальности . Информация из регистра памяти РП считывается в квадратурный сумматор с началом следующего, (i-1)-го, такта. Таким образом, результирующая задержка входной реализации, с учетом обработки в АЦП и непосредственно в ЦРГФ равна 2tд = 2мкс, т.е. информация обрабатывается в квазиреальном масштабе времени. Начало отображения информации и запуск передающего устройства амплитудного канала согласованы с этой задержкой. Учитывая, что минимальная дальность равна 1,5км, запас времени задержки отображения составляет 10км.
Разрядность регистра памяти РП выбрана равной с учетом того обстоятельства, что коэффициент передачи по шуму устройств ЧПВ -2 равен Кш = 6. Следовательно, два младших разряда полностью и частично третий разряд, заняты шумами. Учитывая наличие остатков сигналов пассивных помех, можно отбросить три младших разряда. Тогда разрядность регистра памяти РП составит (с учетом отбрасывания знакового разряда) 8 разрядов.
Временные диаграммы работы устройства представлены на рис. 4.3.2. Состояние входов управления ИМС приведены в таблице 1.



Таблица 1

Функциональное
устройство Номер такта 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 М1КП11 А В В В Н Н Н Н Н Н Н Н Н Н В В ○ОЕ Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н М2КП11 А Н Н Н Н Н Н Н Н Н Н Н Н В В Н ○ОЕ Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н

БОЗУ-1
ИР26 AWO H H H H H B B H H H H H H H H 1 H H H H H H H H H H H H H H H ARO H H H H H H H H B B B H H H H 1 H H H H H H H H H H H H H H Н ○WR B B B B B B H B B B B B B B B ○RD B B B B H H H B H H H B B B B

БОЗУ-2
ИР26 AWO H H H H H B B B B H H H H H H 1 H H H H H H H H H B B B B B B ARO H H H H H H H B B B B H H H H 1 B B B H H H H H H H H H H H H ○WR B B H B B B H B B B H B B B B ○RD H H H B B B B B H H H B H H B

АЛУ
ИПЗ E0 B B B B H H H H H H H H X X B E1 H H H H H H H H B B B B X X H E2 H H H H B B B B H H H H X X H E3 H H H H B B B B H H H H X X H M H H H H H H H H H H H H B B H ШФ-1
АП16 ○RN B B B B B B H H H B B B B B B ○CS B B H H B B H H H B B B B B B ШФ-2
АП16 ○DN B B B B B B B B B B B B B B B ○CS B B B B B B B B B B B H H H B ШФ-3
АП16 ○DN B B B B B B B B B B B B B B B ○CS B B B B B H H B B B B B B B B ОЗУ-1
РУ2 ○CS B B H H B B B H H B B B H H B ○WE X X B B X X X H H X X X B B X ОЗУ-2
РУ2 ○CS B B B B B H H B B B B B H H B ○WE X X X X X B B X X X X X H H X РП
ИР22 ○OE H H H H H H H H H H H H H H H ○PE H H H H H H H H H H H H H B H

Примечение:

Для АП16 при CS высокого уровня, состояние DN – безразлично (Х)








5. Выбор элементной базы и разработка принципиальной схемы ЦРГФ

Выбор элементной базы.

При выборе элементной базы ЦРГФ следует руководствоваться принципом достижения поставленных задач при наименьших затратах оборудования. Немаловажным фактором являются также экономичность и габаритные показатели. Аппаратура повышенной производительности разрабатывается обычно на ИМС, обладающих высоким быстродействием: 130, К131, 530, К531, 533, К555. Причем, для сочетания высокого быстродействия с малым потреблением энергии, следует использовать маломощные серии ТТЛ. При достаточно высоком быстродействии, мощность, потребляемая ИМС в расчете на один элемент составляет всего 2мВт, а время задержки распространения на один элемент t = 19нс. Для сравнения, у быстродействующей серии 130, К131, эти показатели равны 23мВт и 12нс соответственно. Такими сериями являются 533 и К555.
Немаловажным является вопрос о совместном применении ИМС разных серий. Поскольку входные и выходные уровни (электрические) ИМС разных серий ТТЛ совпадают, такое применение возможно, однако, следует учитывать особенности каждой серии.
Прежде всего это нагрузочные характеристики ИМС, т.е. число входов подключаемых ИМС. Для серий 533 и К555 эта величина равна 20 (при подключении аналогичных ИМС) и 4 – при подключении ИМС серий 530 и 531. Кроме того ИМС с высоким быстродействием имеют малое входное и выходное сопротивления, что способствует возникновению высокочастотных наводок по сигнальным цепям, особенно при открытых входах, которые действуют подобно антеннам.
При сопряжении приборов таких серий (530, К531) с менее быстродействующими, такими как приборы серий 533, К555, следует учитывать, что последние более восприимчивы к помехам по причине более высоких входных и выходных сопротивлений. В подобных случаях требуется тщательная компоновка печатных плат, использование очень коротких сигнальных концов, применение групповых ёмкостных фильтров, продуманное расположение шин питания и заземления, что требует определенных затрат и не всегда дает положительный результат. Поэтому было принято решение в основном использовать ИМС серии К555, 533.
В результате анализа основных параметров существующих ИМС запоминающих устройств, в качестве основы построения ОЗУ была выбрана ИМС КР541РУ2. Эта ИМС изготовлена по прогрессивной, интегральной, инжекционной логике (u2л) и представляет собой оперативное статическое запоминающее устройство с информационной ёмкостью 4096 бит и организацией 1024 слова х 4 разряда. Следовательно, для создания десятиразрядного ОЗУ, т.е. для организации 667 слов х 10 разрядов, необходимо по три ИМС на каждое ОЗУ. Часть памяти при этом не используется, но эта ИМС имеет время выборки (записи, считывания) не превышающее 120нс.
ИМС КР541РУ2 имеет двунаправленные шины данных. Поэтому для организации работы ОЗУ (коммутации шин данных) необходимо применение шинного формирователя К589АП16. Шинный формирователь является параллельным двунаправленным формирователем сигналов для управления шинами в цифровых вычислительных устройствах. Указанная ИМС К589АП16 входит в состав МПК К589, выполненного на основе ТТЛШ логики.
В качестве буферных ОЗУ использована ИМС К555ИР26. Она имеет 16 ячеек и позволяет хранить 4 слова по 4бита каждое. ИМС организована по системе четырех файл-регистров, что позволяет независимо и одновременно записывать в память одно слово и считывать из нее другое. Для организации БОЗУ необходимо иметь структуру в одном случае 2 слова по 10бит, в другом- 3 слова по 12бит (соответственно для двух входов АЛУ). Следовательно, для каждого БОЗУ необходимо по 3 ИМС К555ИР26. В качестве АЛУ использована ИМС К555ИП3, которая представляет собой четырехразрядное скоростное АЛУ и может работать в двух режимах, выполняя либо 16 логических, либо 16 арифметических операций. Для увеличения быстродействия многоразрядного АЛУ использована высокоскоростная схема ускоренного переноса К531ИП4П, которая может обслуживать до 4-х корпусов ИПЗ.
В качестве двух входных мультиплексоров использованы ИМС К555КП11. Для построения мультиплексора МП-1 необходимы три корпуса, а для МП-2 – один корпус.
Для построения логического устройства управления кодом операций АЛУ использована ИМС К555ЛАЗ.
В качестве регистра памяти использована микросхема К555ИР22.
Основные параметры выбранных ИМС отображены в приложении.





Заключение
Разработанная цифровая система СДЦ по технико-экономическим показателям превосходит базовую систему, по основным показателям назначения: Кподавления и Кподпом. видимости превосходит заданные в ТЗ нормы. Замена морально устаревшей системы в базовом варианте экономически целесообразна. Сам принцип построения цифровой системы СДЦ не является новым. Цифровые системы СДЦ используются в ряде аэродромных РЛС, таких как : «Экран-85», «Иртыш-СКУ». Однако, цифровые системы этих РЛС собраны на микросхемах 133, 134, 155 серий. Разработанная же система ЦСДЦ базируется на более прогрессивной 555 серии, имеющей во внутренней структуре p-n переходы с барьером Шотки, снижающим пороговое напряжение открывания кремниевого диода от обычных 0,7в до 0,2 – 0,3в и значительно уменьшает время жизни неосновных носителей в полупроводнике, потребление энергии на перенос 1бита информации в 1,5 раза меньше, чем у серии К 134.
Таким образом, применение микросхем серии К 555 технически и экономически оправдано, и носит определенный элемент новизны в разработке цифровых систем СДЦ аэродромных РЛС.


Литература
Кириллов С.Н., Виноградов О.Л., Лоцманов А.А. Алгоритмы адаптации цифровых фильтров в радиотехнических устройствах. Учебное пособие. Рязань. РГРТА, 2004. 80с.
Бойко. Г. М., Власова. В. К. Нормоконтроль оформления дипломного (курсового) проекта (работы). — Балаково. : Ризограф «Print-Fix», 2007. — 52 с.
Кириллов С.Н., Дмитриев В.Т. Алгоритмы защиты речевой информации в телекоммуникационных системах. Учебное пособие с грифом УМО. Рязань. РГРТА, 2005. 128с.
Шевкоплеев Б. В. Микропроцессорные структуры. Инженерные решения: Справочник. — М.: Радио и связь, 1990. — 512 с.: ил.
Лебедев О. Н. Микросхемы памяти и их применение. — М.: Радио и связь, 1990. — 160 с.: ил.
Радиотехнические методы передачи информации: Учебное пособие для вузов / В.А.Борисов, В.В.Калмыков, Я.М.Ковальчук и др.; Под ред. В.В.Калмыкова. М.: Радио и связь. 1990. 304с.
К.Е. Румянцев «Прием и обработка сигналов», Москва, 2004г.
О.В. Головин «Радиоприемные устройства», Москва, 1997г.
В.В. Зеленевский «Проектирование цифровых каналов связи», Серпухов, 1992г.
Сафонов А.Л., Сафонов Л.И. Электрические прямоугольные соединители. Обеспечение эффективности экранирования за счет при- менения металлизированных пластмассо- вых корпусов // Технологии в электронной промышленности. 2007. № 7.












13





69



КГ


РГФ


УЗЧ


ИКО


УПЧ


ФД


КГ


ХР





ГЕТ


ППП


ГРЧ


М

(в) 0,5

(б) 1

(а) 0,5


РГФ


УЗЧ


ИКО


УПЧ


ФД


ГПЧ


ДУ


УМЧ
Хn


УМЧ
Х(n-1)


М


УМ


ППП

Umвых∑

Umб∑

Umвых

Umкг

Umб

М

ГРЧ

КГ

Д

ППП

У

Вкл. СДЦ

Сигн.
«авария»

Usкг

Usкг

Zc

Zs

ФД-2

ФД-1

Uфи

Uпч

КМ

ФД

выход

ВУ

Источники питания

Устройство
контроля



А Ц П

А Ц П

ФД

Устройство управления индикации

Устройство синхронизации



ЦРГФ-2

ЦРГФ-1

СБРОС

+ 27В

3 х 380 В 50 Гц

8 р


12 р


код АЛУ

|

Zi-1

Рис. 4.3.1. Функциональная схема ЦРГФ.

Fд


-30


-20


-10


0


ξ(n)

dN

d1


di


d0


Рис. 4.1.2. Структурная схема итерационной сети для реализации рекурсивного фильтра

Z(n)

C1


Ci

C2


Ci+1

CN

b1


Σ


bN


Σ

Д´

bi


Σ


Д´


Σ




Zc(n)

h2= 1

h0= 1

h1= -2

ξ(n)

Σ


X


X


X


ЗУ-1


ЗУ-2


8 р


12 р


4 р


4 р


4 р


10 р


12 р


12 р


Шины адреса, сигналы управления


12 р


12 р


12 р



ЛС



СУП


РП


БОЗУ -1



АЛУ



М 2


ШФ 3



ШФ 2



ОЗУ
1


ШФ 1


БОЗУ-2



М 1


ОЗУ
2



1 р. знак