Основы вычислительной техники
Заказать уникальную курсовую работу- 25 25 страниц
- 6 + 6 источников
- Добавлена 10.12.2020
- Содержание
- Часть работы
- Список литературы
- Вопросы/Ответы
1.1. Цели и задачи 5
1.2. Основные термины и определения 5
2. Исследование работы одноразрядного двоичного сумматора 6
3. Исследование суммирования и сравнения чисел без знака в формате с фиксированной запятой 7
3.1. Исследование сложения чисел без знака на многоразрядном комбинационном двоичном сумматоре. 7
3.2. Сравнение чисел без знака на многоразрядном комбинационном двоичном сумматоре. 7
3.3. Умножение числа без знака на константу 7
4. Исследование сложения чисел в формате с фиксированной запятой в дополнительном коде на двоичном сумматоре. 8
4.1. Сложение чисел со знаком в дополнительном модифицированном коде. 8
4.2. Сравнение чисел со знаком в дополнительном модифицированном коде. 8
4. Исследование сумматора чисел в обратных кодах 9
5. Исследование сумматора чисел в формате с плавающей запятой 10
Заключение 11
Список использованных источников 12
Вариант 21№п/пОграничение на значения a[]Ограничение на значения b[]21xx0xxx,0xxх010x,1xПредставление чисел в дополнительном коде:- представление знака в одном разряде.Создайте и исследуйте модель устройства, реализующего в среде Quartus схему восьмиразрядного комбинационного двоичного сумматора с использованием библиотечного модуля LPM_ADD_SUB.Результаты моделирования№п/пТестВходные воздействияРезультатa[7..0]B[7..0]cinS[7..0]coutoverСоот-ветствует ожидаемому двоичноеДесятичноедвоичноеДесятич-ноеДвоичноеДесятич-ное1Суммирование без переполнения00000101500101000400001011014500+200101101450000100190001101105400+300000101500101000401001011104600+400101101450000100191001101115500+5Суммирование с переполнением1111110025200101000400001001003610+611111111255000000011000000000010+71000000012810000000128100000001111+810100000160100110101541001110115911+90000100081001001014601001101015400+100000010151101011121501101110022000+11000100001600010010181001000113500+120100100072010101108611001111115901+1310010101149000101112301010110017210+140101010084110101102140001010104210+15110111012211101001121111011000117700+1600000000001010010821010100118300+Выводы: был исследован многоразрядный комбинационный сумматор, спроектрована схема сумматора в программе QuartusII, промоделированы результаты. Результаты моделирования совпадают с ожидаемыми.3.2. Сравнение чисел без знака на многоразрядном комбинационном двоичном сумматоре.Постановка задачиИсследование сравнения модулей чисел на двоичном сумматоре по программе исследования сумматора модулей чисел.a(2)a(10b(2)b(10)coutoverСоответствует ожидаемому0000100081001001014600да, меньше0000010151101011121500да, меньше0001000016000100101800да, меньше0100100072010101108600да, меньше10010101149000101112311да, больше01010100841101011021400да, меньше110111012211101001121110да, больше000000000010100108200да, меньшеВывод:Была исследована работа компаратора, создана схема и промоделирована схема, полученные результаты соответствуют ожидаемым.3.3. Умножение числа без знака на константуДля умножения числа без знака на константу с используется сложение частичных произведений числа a[]хciи, где ci - единицы в соответствующих разрядах константы. Получение частичного произведения сводится к получению сдвинутого значения числа a[]. Если количество единиц в константе с не более двух, то для получения произведения достаточно не более одного двоичного сумматора.Вариант№п/пРазрядностьa[]Значение константы21410a(2)a(10)sss(2)sss(10)Соответствует ожидаемому0100080101000080+0010150011001050+100001610100000160+0100080101000080+110012511111010250+101002011001000200+0001130001111030+011111510010110150+Вывод:Была промоделирована система для умножения чисел без знака на константу. Результаты соответствуют ожиданиемым.4. Исследование сложения чисел в формате с фиксированной запятой в дополнительном коде на двоичном сумматоре.4.1. Сложение чисел со знаком в дополнительном модифицированном коде.Постановка целиИсследовать сложение чисел со знаком в дополнительном модифицированном коде на двоичном сумматоре.a(2)a(10b(2)b(10)sscoutoverСоответствует ожидаемому00001000810010010-110-1021001101000+00000101511010111-41-361101110000+00010000160001001018340010001000+00001100120101011086980110001000+10010101-1070001011123-841010110000+010101008411010110-42420010101010+11011101-3511010011-45-801011000010+0000000000101001082820101001000+Вывод:Была исследован двоичный сумматор для сложения чисел со знаком в дополнительном модифицированном коде, получена схема в программе QuartusII, и она была промоделирована. Полученные результаты соответствуют ожидаемым.4.2. Сравнение чисел со знаком в дополнительном модифицированном коде.Постановка задачи:Исследовать двоичный сумматор для сравнения чисел со знаком.Вывод: Получена схема для сравнения чисел при помощи двоичного сумматора. Схема промоделирована. Результаты соответствуют ожидаемым.4.3. Сложение чисел в дополнительном коде при использовании библиотечного модуля LPM_ADD_SUB, настроенного на сложение чисел со знаком.Постановка задачи:Проверсти исследование, как происходит сложение чиселв дополнительном коде с использованием стандартного модуля из библиотеки ADD с настройками на работу со знаковыми числами.a(2)a(10b(2)b(10)ss(2)ss(10)Соответствует ожидаемому00001000810010010-1101 0011 010-102+00000101511010111-4111011100-36+000100001600010010180010001034+010010007201010110861001111098+10010101-107000101112310101100-84+010101008411010110-420010101042+11011101-3511010011-451011000-80+00000000001010010820101001082+Вывод. Было проведено исследования сложения чисел в дополнительном коде при использовании библиотечного модуля LPM_ADD_SUB, настроенного на сложение чисел со знаком. Результаты соответствуют ожидаемым.5. Исследование сложения чисел в формате с фиксированной запятой в обратном коде на двоичном сумматоре.Постановка задачи:Исследовать сложения чисел в формате с фиксированной запятой в обратном коде на двоичном сумматоре.a(2)a(10b(2)b(10)ss(2)ss(10)Соответствует ожидаемому00001000810010010-1101 0011 010-102+00000101511010111-4111011100-36+000100001600010010180010001034+010010007201010110861001111098+10010101-107000101112310101100-84+010101008411010110-420010101042+11011101-3511010011-451011000-80+00000000001010010820101001082+Вывод: было проведено исследование сложения чисел в формате с фиксированной запятой в обратном коде на двоичном сумматоре. Смоделирована схема. Результаты соответствуют ожидаемым.ЗаключениеВ работе получилось:исследовать, как работает одноразрядный двоичный сумматор, исследовать, как происходит суммирование и сравнение чисел с фиксированной запятой и без знака, исследовать, как происходит сложение чисел в формате с фиксированной запятой в дополнительном коде на двоичном сумматоре, исследовать, как происходит сложение чисел в формате с фиксированной запятой в обратном коде на двоичном сумматоре. Для каждого случая были получены схемы в программе QuartusII. Каждая схема была смоделирована. Результаты соответствуют ожидаемым.Список использованных источников1. ГОСТ 7.32-2001. Система стандартов по информации, библиотечному и издательскому делу. Отчет о научно-исследовательской работе. Структура и правила оформления2. Зыков А.Г., Поляков В.И. Арифметические основы ЭВМ. – Санкт-Петербург: СПб: Университет ИТМО, 2016. – 140 с.3. Камкин А.C., Чупилко М.M. Тестирование модулей арифметики с плавающей точкой микропроцессоров на соответствие стандарту IEEE 754. ТрудыИнститутасистемногопрограммированияРАН, 2008.4. Hennessy, Patterson: Computer Architecture: A Quantitative Approach, 5th Edition. – Morgan Kaufmann. 2011. – Appendix J: Computer Arithmetic by David Goldberg.5. Goldberg D. What every computer scientist should know about floating-point arithmetic // ACM Computing Surveys. 1991. – Т. 23. – № 1– С. 5–48.6. Floating-Point IP Cores User Guide. ALTFP_ADD_SUB IP Core [Электронный ресурс] // Intel FPGA. URL: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_altfp_mfug.pdf (дата обращения: 04.05.2018).
2. Зыков А.Г., Поляков В.И. Арифметические основы ЭВМ. – Санкт-Петербург: СПб: Университет ИТМО, 2016. – 140 с.
3. Камкин А.C., Чупилко М.M. Тестирование модулей арифметики с плавающей точкой микропроцессоров на соответствие стандарту IEEE 754. Труды Института системного программирования РАН, 2008.
4. Hennessy, Patterson: Computer Architecture: A Quantitative Approach, 5th Edition. – Morgan Kaufmann. 2011. – Appendix J: Computer Arithmetic by David Goldberg.
5. Goldberg D. What every computer scientist should know about floating-point arithmetic // ACM Computing Surveys. 1991. – Т. 23. – № 1– С. 5–48.
6. Floating-Point IP Cores User Guide. ALTFP_ADD_SUB IP Core [Электронный ресурс] // Intel FPGA. URL: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/
ug/ug_altfp_mfug.pdf (дата обращения: 04.05.2018).
Вопрос-ответ:
Какие цели и задачи имеются в вычислительной технике?
Целью вычислительной техники является создание и исследование компьютеров и вычислительных систем для решения различных задач. Основные задачи включают разработку алгоритмов, создание и оптимизацию аппаратных компонентов, разработку программного обеспечения и т.д.
Какие основные термины и определения связаны с вычислительной техникой?
В вычислительной технике используются различные термины, такие как бит, байт, операнд, операция, сумматор, сравнитель и т.д. Бит - это наименьшая единица информации, байт - это последовательность из 8 бит, операнд - это значение, над которым выполняется операция, операция - это действие, выполняемое над операндами, сумматор - это устройство, выполняющее сложение двоичных чисел, сравнитель - это устройство, сравнивающее два числа и определяющее их отношение (больше, меньше, равно).
Как осуществляется сложение чисел без знака на многоразрядном комбинационном двоичном сумматоре?
Сложение чисел без знака на многоразрядном комбинационном двоичном сумматоре выполняется путем поэтапного сложения разрядов чисел. Каждый разряд складывается с учетом переноса от предыдущего разряда. Если сложение в данном разряде приводит к переносу (получается 1), то он передается на следующий разряд. Результат сложения получается как последовательность разрядов суммы чисел.
Как происходит сравнение чисел без знака на многоразрядном комбинационном двоичном сумматоре?
Сравнение чисел без знака на многоразрядном комбинационном двоичном сумматоре происходит следующим образом: разряды сравниваемых чисел сравниваются поочередно. Если разряды равны, переходим к следующему разряду. Если разряды разные, то определяется отношение между числами (больше, меньше) и сравнение завершается. Если все разряды равны, то числа считаются равными.
Как происходит умножение числа без знака на константу?
Умножение числа без знака на константу происходит путем последовательного сложения числа с самим собой заданное количество раз. Каждое сложение происходит по правилам сложения чисел без знака. Итоговый результат - это результат сложения всех полученных чисел.
Какие цели и задачи рассматриваются в статье "Основы вычислительной техники"?
В статье рассматриваются цели и задачи основ вычислительной техники, включая исследование работы одноразрядного двоичного сумматора, суммирование и сравнение чисел без знака в формате с фиксированной запятой, а также умножение числа без знака на константу.
Что такое двоичный сумматор?
Двоичный сумматор - это комбинационное устройство, которое выполняет операцию сложения для двоичных чисел.
Какие операции можно выполнить без знака в формате с фиксированной запятой?
В формате с фиксированной запятой можно выполнить операции сложения чисел без знака на многоразрядном комбинационном двоичном сумматоре, сравнения чисел без знака на многоразрядном комбинационном двоичном сумматоре и умножения числа без знака на константу.