Проектирование элементарного процессора и моделирование его работы

Соответствия машинного кода и управляющих сигналов представлены в таблице 3.Таблица 3. Кодировка команд.КомандаМашинный кодУправляющие сигналыКОПОПС1С2С3С4С5С6С7С8C9ABCDENOP00000000000010LDA00100000100000LDB01000000010000T×D(A)01111100000000T×D(B)01110010000000T×D(S)01111001000000COM(A) 10011100001000COM(B)10010010001000COM(S)10011001001000AND(B)10110110000100AND(S)10111101000100IOR(B)11010110000000IOR(S)11011101000000RCL B11111110000001Мнемоника команд несет на себе следующую смысловую нагрузку:1 NOP (С8) - нет операций;2 LDA (С4) - загрузка данных с шины данных в регистр А;3 LDB (С5) - загрузка данных с шины данных в регистр В;4 T×D(A) (С1) - пересылка содержимого регистра А на шину данных;5 T×D(B) (С2) - пересылка содержимого регистра В на шину данных;6 T×D(S) (С3) - пересылка содержимого регистра S на шину данных;7 COM(A) (С1 С6) - формирование дополнительного кода содержимого регистра А и его пересылка на шину данных;8 COM(B) (С2 С6) - формирование дополнительного кода содержимого регистра В и его пересылка на шину данных;9 COM(S) (С3 С6) - формирование дополнительного кода содержимого регистра S и его пересылка на шину данных;10 AND(B) (С1 С2 С7) - операция (А) и операция (В) с размещением результата на шине данных;11 AND(S) (С1 С3 С7) - операция (А) и операция (S) с размещением результата на шине данных;12 IOR(B) (С1 С2)- операция (А) ИЛИ операция (В) с размещением результата на шине данных;13 IOR(S) (С1 С3) - операция (А) ИЛИ операция (В) с размещением результата на шине данных;14 LCLB (С1 С2 С9) – Операция сдвига в лево.Карты Карно:Для С1ABCDE0001111000000000100001100111000101000000010000110111100001Для С2 ABCDE0001111000000000100001100001000111000000010000110010100101Для С3 ABCDE0001111000000000100001100111000001000000010000110101100000Для С4 ABCDE0001111000000000100001100001000001001000010000110000100000Для С5 ABCDE0001111000001000100001100001000001000000010000110000100000Для С6 ABCDE0001111000000000100001100011000011000000010000110000100000Для С7 ABCDE0001111000000000100001100001000001000000010000110001100001Для С8 ABCDE0001111000010000100001100001000001000000010000110000100000Для С9 ABCDE0001111000000000100001100001000101000000010000110010100000На основании данных выражений и будет произведён синтез дешифратора.Рисунок 25 – дешифратор.Рисунок 26 – временные диаграммы работы дешифратора.Синтез принципиальной электрической схем процессораТеперь когда есть библиотека элементов можно синтезировать весь процессор на основании его функциональной схемы.Рисунок 27 –принципиальная схема процессора.ЗаключениеПри выполнении работы было произведено моделирование элементарного четырехразрядного процессора. Схема, синтезированная в ходе данной работы, естественно, не является единственно возможной. Но на ее примере можно усвоить основные принципы построения цифровых вычислительных систем, такие как микропрограммное управление, совместное использование шин процессора различными устройствами со всеми вытекающими отсюда требованиями к организации работы этих устройств: синхронизации, сингулярности передач информации и другими.