Исследование современных микросхем программируемой логики

Пользователи могут утроить логику и добавить EDAC в память FPGA для повышения общей радиационной стойкости, вручную или автоматически, с помощью стандартных инструментов от MentorGraphics или Synopsys. IP-адрес SEM от Xilinxпредлагает дальнейшее смягчение последствий и может использоваться для обнаружения, исправления и классификации SEU в памяти конфигурации. Для сбоев IP SEM использует функцию Readback CRC для обнаружения и исправления ошибок. Для классификации SEU SEM IP использует технологию XilinxEssentialBits для дальнейшего повышения доступности системы, позволяя пользователям управлять реакцией на уровне системы для сокращения времени простоя.Очистку также можно использовать для повышения надежности, начиная от периодической реконфигурации устройства на каждой орбите для космических аппаратов LEO и заканчивая прозрачной проверкой и перезаписью отдельных кадров в фоновом режиме во время работы FPGA для миссий GEO. Xilinx предоставляет внешнее решение RTL для настройки XQRKU060 FPGA, очистки устройства для предотвращения накопления SEU, а также для обнаружения и исправления сбоев. См. Рисунок 6.Рисунок 6. – Внешний скрубберПервый этап статических и динамических испытаний тяжелых ионов был завершен на наиболее критических блоках, определенных пользователями, и никаких разрушительных SEE не наблюдалось. Планируется дальнейшее тестирование оставшихся блоков, а последние результаты будут опубликованы в SpaceLoungeXilinx: https://www.xilinx.com/member/space.html.Ответы на общую дозу, SEL и SEU измеряли от источников гамма-излучения, протонов и тяжелых ионов Co60 с энергией 1 МэВ. Никакого защелкивания не наблюдалось до 80 МэВ-см2 / мг при 125 ° C с повышенным напряжением питания. Это включает в себя входы / выходы высокого диапазона до 3,3 В. Известно, что конкурирующие сверхглубокие субмикронные ПЛИС космического класса на флэш-памяти имеют повышенную чувствительность SEL для ввода-вывода 2,5 и 3,3 В.Дальнейшие испытания, представленные на RADECS 2019, показали, что общая переносимость дозы составляет 120 крад (Si). Эти результаты показывают максимальное увеличение утечки ядра фабрики на 7% и <2% для ОЗУ блока, приемопередатчика GTM, блоков ввода-вывода и DSP. Максимальная задержка распространения составляет <1%, когда все устройства проходят параметрические испытания переменного тока и функциональные испытания в течение одной недели отжига в условиях смещения при комнатной температуре. Также были представлены данные SEL и SEU от тяжелых ионов и протонных испытаний конфигурационной памяти и блочной RAM.При использовании модели CREME96 SolarMinimum с алюминиевым экраном 100 мил, расчетная чувствительность CRAM составляет 2,4E-7 отклонений / бит / день для LEO и 1E-8 отклонений / бит / день для GEO. Расчетная чувствительность ОЗУ блока составляет 4,7E-7 сбоев / бит / день для LEO и 2E-8 сбоев / бит / день для GEO.Результаты, представленные на RADECS 2019, показывают, что использование IP-адреса SEM Xilinx повысило надежность и доступность в 3 раза. Этот ресурс занимает примерно 4% от общей памяти конфигурации XQRKU060 FPGA.Отчеты об испытаниях тяжелых ионов и общей дозы вместе со всеми другими соответствующими документами, относящимися к XQRKU060, можно загрузить в SpaceLoungeXilinx.Адаптивная реконфигурацияXQRKU060 - это ПЛИС на основе SRAM, позволяющая перепрограммировать ее во время разработки оборудования в лаборатории и на орбите после запуска. Конкурирующие ПЛИС космического класса с защитой от плавких предохранителей могут быть настроены только один раз, что делает создание прототипа невозможным, а проверку сроков сложной и дорогостоящей.Нет ограничений на количество раз, когда ПЛИС XQRKU060 может быть перенастроен на орбите, в то время как конкурирующие ПЛИС на базе флэш-памяти имеют ограничения. Функциональность конкурирующих 90-нм и 45-нм ASIC космического класса фиксирована и не может быть перепрограммирована вообще!Возможность переконфигурировать ПЛИС XQRKU060 на орбите предлагает операторам максимальную гибкость, позволяя загружать новые и более совершенные стандарты связи для повышения производительности системы, позволяя создавать прототипы нескольких экспериментов из одной полезной нагрузки для спутников-демонстраторов технологий и позволяя выполнять миссии быть запущенным на раннем этапе, зная, что микропрограмму FPGA можно развернуть при необходимости. Встроенное перепрограммирование уменьшает размер аппаратного обеспечения полезной нагрузки, позволяя использовать различные алгоритмы для улучшения приложений, безопасности системы и отказоустойчивости.Банк конфигурации XQRKU060 FPGA поддерживает несколько интерфейсов памяти, а также различные последовательные и параллельные режимы. Альтернативным вариантом переконфигурации на орбите является использование большой энергонезависимой памяти, способной хранить несколько битовых пар. Другие методы включают использование бортового компьютера для локального управления портами SelectMap и JTAG в ведомом режиме или загрузку новых функций через носитель TT&C или основной восходящий канал.Перепрограммирование на орбите также может происходить динамически в режиме реального времени, пока используется ПЛИС XQRKU060, например, частичная реконфигурация позволяет модифицировать конкретную активную область, реализованную в ПЛИС, без нарушения целостности приложений, работающих где-либо в пределах устройство, использующее импортированную логику. Реконфигурируемые модули могут быть вставлены и выведены из одной FPGA по мере необходимости с помощью ICAP или SelectMAP. См. Рисунок 7.Рисунок 7. – Частичная переконфигурация определенных логических блоков пользователяДоступность и квалификация устройстваПЛИС XQRKU060 разработаны для квалификации Xilinx класса B (соответствие QMLB) и класса Y Xilinx (эквивалент QMLY) и сертификации DLA. Все классы надежности имеют рейтинг скорости -1M, указанный диапазон температур от –55 ° C до + 125 ° C и экспортный статус ECCN 9A515.e.1.КорпусКак промышленная пластиковая (XCKU060), так и керамическая радиационно-стойкая (XQRKU060) версии ПЛИС могут быть спроектированы так, чтобы занимать одинаковую площадь на печатной плате. Для последнего доступны 1509-контактные корпуса CGA или LGA размером 40 x 40 мм для обоих квалификационных потоков, совместимые с коммерческим выводом A1517.Пакеты с последовательным подключением доступны для помощи при тестировании надежности и воздействия окружающей среды.ВыводВ данной работе были описаны основные моменты и особенности семейства ПЛИС RT KintexUltraScale FPGAСписок литературы1.Мальцев П.П., Гарбузов Н.И., Шарапов А.П., Кнышев Д.А. Программируемые логические ИМС на КМОП-структурах и их применение. М.: Энергоатомиздат, 1998.2.Бибило П. Н. Основы языка VHDL. М.: Солон-Р, 2002.3.Бибило П. Н. Синтез логических схем с использованием языка VHDL. М.: Солон-Р, 2002.4.Уэйкерли Дж. Ф. Проектирование цифровых устройств. В 2-х т. Т. 1 — 2. М.: Постмаркет, 2002.5.Грушвицкий Р.И., Мурсаев А.X. Угрюмов Е.П. Проектирование систем на микросхемах программируемой логики. 2-е изд., перераб. и доп. СПб.: БХВ-Петербург, 2006.6.Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. СПб.: БХВ-Петербург, 2003.7.Поляков А. К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры. М.: СОЛОН-Пресс, 2003.8.Сергиенко А.М. VHDL для проектирования вычислительных устройств. Киев: ЧП. «Корнейчук», ООО «ТИД «ДС», 2003.9.Зуев В.И., Ковригин Б.Н., Любенцов В.М., Тышкевич В.Г., Ядыкин И.М. Проектирование процессора ЭВМ / Под ред. Б.Н. Ковригина: учебное пособие. М.: МИФИ, 2006.10. Интернет ресурс https://xilinx.com11. Кузелин М.О., Кнышев Д.А., Зотов В.Ю. Современные семейства ПЛИС фирмы Xilinx. М.: Горячая линия-Телеком, 2004.